Zen 5 아키텍처를 기반으로 하는 AMD의 차세대 EPYC Turin CPU에 대한 세부 정보가 ExecutableFix & Greymon55에 의해 공개되었습니다. 세부 정보는 새로운 Zen 아키텍처로 구동되는 최초의 서버 칩에서 기대할 수 있는 차세대 EPYC TDP 및 코어 수에 대해 설명합니다.
최대 256코어 및 600W TDP를 특징으로 하는 Zen 아키텍처 기반 AMD EPYC Turin 서버 CPU
코드명 Turin인 AMD 5세대 EPYC 제품군은 Genoa 라인업을 대체하지만 SP5 플랫폼과 호환됩니다. 토리노 칩 라인은 우리가 전에 본 것과 달리 패키지 디자인을 활용할 수 있습니다. Turin CPU는 올해 후반에 EPYC Milan-X CPU에서 보게 될 적층형 3D Chiplet 디자인의 진화가 될 것입니다. Turin이 몇 년 후에 출시될 것이라는 점을 고려할 때 이러한 EPYC 칩에는 기본 다이 위에 여러 CCD 및 캐시 스택이 있을 것이라고 이론화할 수 있습니다.
AMD Genoa CPU는 최대 96개의 코어를 특징으로 하며 동일한 Zen 4 아키텍처에서 Genoa로의 진화인 Bergamo는 128개의 코어로 훨씬 더 많은 코어 수를 제공합니다. Turin에서는 AMD가 스택형 X3D 칩렛을 사용하려는 경우 단일 칩에서 PCIe Gen 6.0 인터페이스와 최대 256개의 코어를 볼 수 있다는 소문이 있습니다.
EPYC Turin CPU는 192코어 및 384스레드 변형 및 256코어 및 512스레드 변형의 두 가지 구성으로 제공될 예정입니다. AMD가 동일한 SP5 소켓에서 Bergamo 및 Genoa보다 2배의 코어를 구성하는 방법을 보는 것은 흥미로울 것입니다. AMD가 이를 달성할 수 있는 두 가지 방법이 있습니다. 첫 번째는 CCD당 두 배의 코어 수를 제공하는 것입니다. 현재 AMD Zen 3 및 Zen 4 CCD에는 CCD당 8개의 코어가 있습니다. CCD당 16개의 코어를 사용하면 12개 CCD 및 16개 CCD 구성에서 최대 192개 및 256개 코어로 확실히 이동할 수 있습니다.
이전 소문에서 MLID는 SP5 소켓에 최대 16개의 CCD를 포함하는 새로운 패키지 레이아웃을 공개했습니다. 가능성은 적지만 가능한 AMD의 두 번째 옵션은 CCD 위에 CCD를 쌓는 것입니다. AMD는 192개 및 256개 코어 부품 모두에 대해 이를 수행할 수 있습니다. 즉, 각 CCD는 8개의 코어를 유지하지만 2개의 CCD를 서로 겹쳐 놓으면 CCD 스택당 16개의 코어가 제공됩니다.
TDP의 경우 완전히 새로운 프로세스 노드(TSMC 3nm)에서도 코어를 두 배로 늘리는 것은 전력 예산에 비해 상당히 무거울 것입니다. EPYC Turin의 최대 구성 가능한 TDP는 최대 600W인 것으로 보고되었습니다. 곧 출시될 96코어 EPYC Genoa CPU는 최대 400W의 cTDP를 제공할 예정이며 SP5 소켓은 최대 700W의 전력을 소모합니다. 이것은 그 수치에 매우 가깝습니다.
Gigabyte의 AMD EPYC Genoa 및 SP5 플랫폼 유출은 이미 차세대 플랫폼에 대한 다양한 정보를 확인했습니다. LGA 6096 소켓에는 LGA(Land Grid Array) 형식으로 배열된 6096개의 핀이 있습니다. 이것은 AMD가 기존 LGA 4094 소켓보다 2002개 더 많은 핀으로 설계한 가장 큰 소켓이 될 것입니다. 위에서 이 소켓의 크기와 치수를 이미 나열했으므로 전력 등급에 대해 이야기해 보겠습니다. LGA 6096 SP5 소켓의 피크 전력은 최대 700W로 1ms 동안만 지속되며, 10ms의 피크 전력은 440W, PCC의 피크 전력은 600W로 평가됩니다. cTDP가 초과되면 SP5 소켓에 있는 EPYC 칩이 30ms 이내에 이러한 제한으로 돌아갑니다.
이 외에도 유출된 AMD 슬라이드는 향후 EPYC SOC가 최대 6000-6400Mbps의 더 높은 DDR5 핀 속도를 제공할 것임을 확인합니다. 이것은 제노바를 계승한 토리노나 베르가모를 가리키는 것일 수 있습니다. EPYC Turin 라인업은 2024년에서 2025년 사이에 출시될 것으로 예상되며 Intel의 미래 Diamond Rapids Xeon 플랫폼과 경쟁할 것입니다.
AMD EPYC CPU 제품군:
| Family Name | AMD EPYC Naples | AMD EPYC Rome | AMD EPYC Milan | AMD EPYC Milan-X | AMD EPYC Genoa | AMD EPYC Bergamo | AMD EPYC Turin |
| Family Branding | EPYC 7001 | EPYC 7002 | EPYC 7003 | EPYC 7003X? | EPYC 7004? | EPYC 7005? | EPYC 7006? |
| Family Launch | 2017 | 2019 | 2021 | 2022 | 2022 | 2023-2024? | 2024-2025? |
| CPU Architecture | Zen 1 | Zen 2 | Zen 3 | Zen 3 | Zen 4 | Zen 4 | Zen 5 |
| Process Node | 14nm GloFo | 7nm TSMC | 7nm TSMC | 7nm TSMC | 5nm TSMC | 5nm TSMC | 3nm TSMC? |
| Platform Name | SP3 | SP3 | SP3 | SP3 | SP5 | SP5 | SP5 |
| Socket | LGA 4094 | LGA 4094 | LGA 4094 | LGA 4094 | LGA 6096 | LGA 6096 | LGA 6096 |
| Max Core Count | 32 | 64 | 64 | 64 | 96 | 128 | 256 |
| Max Thread Count | 64 | 128 | 128 | 128 | 192 | 256 | 512 |
| Max L3 Cache | 64 MB | 256 MB | 256 MB | 768 MB? | 384 MB? | TBD | TBD |
| Chiplet Design | 4 CCD's (2 CCX's per CCD) | 8 CCD's (2 CCX's per CCD) + 1 IOD | 8 CCD's (1 CCX per CCD) + 1 IOD | 8 CCD's with 3D V-Cache (1 CCX per CCD) + 1 IOD | 12 CCD's (1 CCX per CCD) + 1 IOD | 12 CCD's (1 CCX per CCD) + 1 IOD | TBD |
| Memory Support | DDR4-2666 | DDR4-3200 | DDR4-3200 | DDR4-3200 | DDR5-5200 | DDR5-5600? | DDR5-6000? |
| Memory Channels | 8 Channel | 8 Channel | 8 Channel | 8 Channel | 12 Channel | 12 Channel | TBD |
| PCIe Gen Support | 64 Gen 3 | 128 Gen 4 | 128 Gen 4 | 128 Gen 4 | 128 Gen 5 | TBD | TBD |
| TDP Range | 200W | 280W | 280W | 280W | 320W (cTDP 400W) | 320W (cTDP 400W) | 480W (cTDP 600W) |